IBM анонсировала 0,7-нм чипы с почти 100 млрд транзисторов

IBM представила технологическую платформу nanostack, предназначенную для создания микросхем с условным техпроцессом 0,7 нм. Компания рассчитывает, что её производственные партнёры смогут перейти к выпуску таких решений примерно через пять лет.

Разработка должна стать следующим этапом миниатюризации полупроводников. По оценке IBM, архитектура nanostack позволит разместить на одном кристалле почти 100 млрд. транзисторов — примерно вдвое больше, чем в первом 2-нм нанолистовом устройстве компании, представленном в 2021 году.

IBM рассматривает nanostack не как отдельный техпроцесс, а как масштабируемую платформу для развития чипов в течение следующего десятилетия.

Вице-президент IBM по глобальным исследованиям и разработкам в сфере полупроводников Хуэймин Бу отметил, что технология рассчитана на дальнейшее уменьшение электронных компонентов и может быть подготовлена к внедрению в производство в ближайшие пять лет.

Содержание

• 3D-архитектура nanostack и работа с Rapidus
• Основные параметры новой платформы IBM
• Как технология поможет преодолеть «стену памяти»
• SRAM в ИИ-ускорителях: пример Tenstorrent
• Вертикальная укладка транзисторов и новые материалы
• Последовательная интеграция и переход к ангстремным нормам
• Квантовые эффекты и перспективы отрасли
• Итоговый вывод

3D-архитектура nanostack и работа с Rapidus

В основе nanostack лежит развитие архитектуры nanosheet, которая уже применяется или внедряется на передовых 3-нм и 2-нм производственных узлах TSMC, Samsung и Intel. IBM сотрудничает с японской литейной компанией Rapidus, планирующей начать выпуск 2-нм решений на базе нанолистовых транзисторов.

В конструкции nanostack два транзистора размещаются вертикально — каждый в собственном нанолисте. Высота одного нанолиста составляет около 5 нм, что сопоставимо примерно с 15 атомами кремния, а промежуток между листами достигает 9 нм.

«Nanostack — это не просто инновация. Это платформа устройств, способная обеспечить масштабирование на протяжении следующего десятилетия», — заявил Хуэймин Бу.

IBM пока не определила, какому партнёру будет передана технология для серийного внедрения: Rapidus, Samsung или другой производственной компании. Одной из ближайших задач разработчик называет подтверждение способности партнёров выпускать и масштабировать 2-нм решения.

Основные параметры новой платформы IBM

Как технология поможет преодолеть «стену памяти»

Одной из ключевых задач nanostack IBM называет дальнейшее масштабирование логики и статической памяти SRAM. Именно SRAM часто становится ограничивающим фактором для производительных процессоров, особенно в системах искусственного интеллекта.

Современные вычислительные ядра обрабатывают данные значительно быстрее, чем память способна считывать и передавать их. Этот разрыв получил название «стена памяти»: процессор вынужден ожидать поступления данных, что снижает итоговую производительность и ухудшает энергоэффективность.

Улучшенное масштабирование SRAM способно уменьшить задержки при работе ИИ-ускорителей и снизить зависимость систем от внешней памяти.

По информации IBM, технология обеспечивает улучшение масштабирования SRAM на 40% по сравнению с 2-нм решениями. Это может позволить разработчикам размещать больше быстрой локальной памяти непосредственно в составе ИИ-процессоров.

SRAM в ИИ-ускорителях: пример Tenstorrent

Подход с увеличением объёма встроенной статической памяти уже используют разработчики специализированных ИИ-чипов. В качестве примера в исходном материале упоминается процессор Tenstorrent Galaxy Blackhole.

По словам главы оператора дата-центров Cirrascale Дэйва Дриггерса, архитектура Tenstorrent делает ставку на значительный объём SRAM, а не только на внешние высокоскоростные форматы памяти — GDDR или HBM. По данным Cirrascale, такое решение обеспечивает производительность корпоративного уровня при стоимости почти вдвое ниже по сравнению с ведущими графическими процессорами.

Вертикальная укладка транзисторов и новые материалы

Архитектура nanostack основана на поэтапном формировании вертикальных слоёв нанолистовых транзисторов. IBM описывает такой подход как сочетание укладки и чередования компонентов в вертикальном направлении.

Передняя и обратная стороны транзисторов могут подключаться независимо: одни соединения используются для передачи сигнала, другие — для подачи питания. Для укладки слоёв IBM разработала собственное тонкое диэлектрическое соединение.

Вертикальная интеграция позволяет не только повысить плотность компонентов, но и независимо настраивать характеристики верхнего и нижнего транзисторных слоёв.

Важное преимущество платформы — возможность отдельно выбирать и оптимизировать материалы каналов верхнего и нижнего транзисторов. Такая свобода открывает дополнительные возможности для повышения характеристик полевых транзисторов и поиска новых комбинаций материалов.

Последовательная интеграция и переход к ангстремным нормам

Метод IBM основан на последовательной интеграции: несколько слоёв полупроводниковых устройств формируются и объединяются на одном кристалле. Для этого требуется соединять пластины с использованием тонкого диэлектрика, создавая сверхплотную 3D-структуру.

По мнению IBM, подобное решение можно масштабировать. Компания рассчитывает, что новая платформа обеспечит переход от уровня 7 ангстрем к 1 ангстрему на горизонте ближайших десяти лет.

Параллельно IBM сотрудничает с Lam Research. Компании заключили пятилетнее соглашение по разработке материалов, технологических процессов и высокоапертурной EUV-литографии для производства чипов, выходящих за пределы 1-нм уровня.

Квантовые эффекты и перспективы отрасли

При переходе к масштабам от 3 нм и ниже производители сталкиваются с выраженными квантовыми эффектами. Когда размеры транзисторов приближаются к атомным, поведение электронов становится сложнее контролировать, а малейшие отклонения могут влиять на пороговое напряжение и стабильность компонентов.

Хуэймин Бу образно назвал эту область «почти магией»: слои материалов формируются атом за атомом, а грань между привычной инженерией и фундаментальной физикой становится всё тоньше. При этом IBM считает, что современные технологии всё ещё позволяют контролировать критически важные параметры будущих транзисторов.

Итоговый вывод

Платформа IBM nanostack предлагает путь к созданию 3D-микросхем с условным техпроцессом 0,7 нм и плотностью до 100 млрд транзисторов на кристалл. Её ключевой потенциал связан не только с уменьшением размеров электронных элементов, но и с улучшением масштабирования SRAM, вертикальной интеграцией транзисторов и гибкой настройкой материалов.

Если IBM и её производственные партнёры смогут довести технологию до серийного уровня, nanostack может стать одной из основ для следующего поколения ИИ-процессоров и высокопроизводительных вычислительных систем.